Samsung представил новую технологию объёмной компоновки микросхем

Применение этой технологии позволяет масштабировать пропускную способность и плотность микросхем при создании современных приложений

Samsung Electronics, мировой лидер в области передовых полупроводниковых технологий представил технологию 3D-корпусирования микросхем, eXtended-Cube (X-Cube), предназначенной для использования с самыми современными технологическими процессами. Вместе с разработанной Samsung технологией сквозных отверстий через кремний (through-silicon, TSV), X-Cube обеспечивает значительный прирост в скорости и энергоэффективности, помогая удовлетворить строгие требования к производительности со стороны приложений следующего поколения, в том числе в области сетей 5-го поколения, искусственного интеллекта, высокопроизводительных вычислений, а также мобильной и носимой электроники.

«Новая технология трехмерной интеграции от Samsung обеспечивает надежные TSV-межсоединения даже при использовании самых современных технологических процессов на базе EUV-литографии, – говорит Мунсу Канг (Moonsoo Kang), старший вице-президент по стратегии полупроводникового рынка в Samsung Electronics. – Мы стремимся внедрять самые современные инновации в области объёмного корпусирования, чтобы раздвигать границы возможного в сфере полупроводниковых технологий».

С X-Cube от Samsung разработчики микросхем получают дополнительную гибкость при создании индивидуальных решений, наилучшим образом отвечающих их уникальным требованиям. В тестовом чипе X-Cube, построенном на базе 7-нм техпроцесса, используется технология TSV для размещения SRAM-памяти поверх логического кристалла, что позволяет высвободить место и размещать больше памяти при меньшей площади микросхемы. Благодаря трехмерной интеграции ультратонкая конструкция корпуса обеспечивает значительно более короткие пути прохождения сигнала между кристаллами для максимальной скорости передачи данных и энергоэффективности. Заказчики также могут масштабировать пропускную способность и плотность памяти в соответствии с заданными спецификациями.

Проверенная на кремнии методология и процессы проектирования Samsung X-Cube уже сегодня могут использоваться с современными техпроцессами, в том числе 7нм и 5нм узлами. Развивая свой исходный дизайн, Samsung планирует продолжить сотрудничество с глобальными заказчиками, не имеющими собственных производственных мощностей, по внедрению решений объёмной интеграции в новых высокопроизводительных приложениях следующих поколений.

Более подробная информация о технологии Samsung X-Cube будет представлена на ежегодной конференции по высокопроизводительным вычислениям Hot Chips, трансляция которой будет осуществляться в режиме реального времени 16-18 августа 2020 года.

Samsung Announces Availability of its Silicon-Proven 3D IC Technology for High-Performance Applications

Samsung 'X-Cube' enables industry-first 3D SRAM-logic working silicon at 7nm and beyond. Bandwidth and density can be scaled to suit diverse design requirements in emerging applications.

Samsung Electronics, a world leader in advanced semiconductor technology, today announced the immediate availability of its silicon-proven 3D IC packaging technology, eXtended-Cube (X-Cube), for today’s most advanced process nodes. Leveraging Samsung’s through-silicon via (TSV) technology, X-Cube enables significant leaps in speed and power efficiency to help address the rigorous performance demands of next-generation applications including 5G, artificial intelligence, high-performance computing, as well as mobile and wearable.

“Samsung’s new 3D integration technology ensures reliable TSV interconnections even at the cutting-edge EUV process nodes,” said Moonsoo Kang, senior vice president of Foundry Market Strategy at Samsung Electronics. “We are committed to bringing more 3D IC innovation that can push the boundaries of semiconductors.”With Samsung’s X-Cube, chip designers can enjoy greater flexibility to build custom solutions that best suit their unique requirements. The X-Cube test chip built on 7nm uses TSV technology to stack SRAM on top of a logic die, freeing up space to pack more memory into a smaller footprint. Enabled by 3D integration, the ultra-thin package design features significantly shorter signal paths between the dies for maximized data speed and energy efficiency. Customers can also scale the memory bandwidth and density to their desired specifications.

Samsung X-Cube’s silicon-proven design methodology and flow are available now for advanced nodes including 7nm and 5nm. Building on the initial design, Samsung plans to continue collaborating with global fabless customers to facilitate the deployment of 3D IC solutions in next-generation high-performance applications.

More details on Samsung X-Cube will be presented at Hot Chips, an annual conference on high-performance computing, which will be livestreamed Aug. 16-18.

Samsung внедрит технологию EUV при переходе на 7нм техпроцесс

На завершившейся вчера конференции International Solid-State Circuits Conference (ISSCC) 2018 представители Samsung рассказали об освоении технологии литографии в жёстком ультрафиолетовом диапазоне (EUV). Южнокорейский производитель намерен внедрить её при переходе на выпуск полупроводниковой продукции по нормам 7нм. Корпорация уже разработала микросхему SRAM плотностью 256Мбит, рассчитанную на изготовление по 7-нанометровой технологии EUV. Площадь одной ячейки в этом кристалле составляет 0,026 мкм².
Специалистам Samsung удалось преодолеть одно из сложнейших препятствий, возникающих при уменьшении размеров ячейки: увеличение сопротивления шины разряда. Разработанная ими технология позволяет снизить сопротивление на 75%. Кроме того, примерно на 20% удалось скомпенсировать проблемы, связанные с разбросом минимального уровня напряжения.

ISSCC: Samsung Working on 7-nm EUV SRAM, Intel Details 10-nm SRAM

Intel and Samsung presented papers at the International Solid-State Circuits Conference (ISSCC) describing their work on 10-nm SRAM and 7-nm SRAm, respectively, with Samsung's 256-Mbit SRAM to be made with extreme ultraviolet lithography. 
Intel says it maintained Moore's law scaling with a 0.0312-mm2 high density and 0.0367-mm2 low-voltage SRAM bitcells made in its 10-nm process.
On the other hand, Samsung's 6T 256-Mbit device has a smaller, 0.026-mm2 bitcell.
Intel's Zheng Gui said that his company's design shows 0.62x0.58x scaling compared to its 14-nm SRAM, which is within 15% of the smallest reported 7-nm cell.
Samsung detailed techniques to reduce by 75% bitline resistance, one of the biggest challenges for the design. The company also described techniques to reduce by about 20% problems with variation in minimum voltage levels. Taejoong Song, a vice president in design enablement at Samsung, said that EUV enables more design flexibility in the number of vias used.
It is not clear when Samsung plans to commercially use of EUV.