Показаны сообщения с ярлыком DDR4 DRAM. Показать все сообщения
Показаны сообщения с ярлыком DDR4 DRAM. Показать все сообщения

пятница, 22 марта 2019 г.

Samsung сообщает о завершении разработки 8-Гб чипов DDR4 3-го поколения 10-нм класса




В официальном пресс-релизе Samsung Electronics сообщает об очередном этапе развития техпроцесса 10 нм класса. Всего через 16 месяцев после начала массового производства памяти DDR4 с использованием техпроцесса 2-го поколения 10-нм класса (1y-nm) лидер полупроводниковой индустрии завершил разработку кристаллов памяти DDR4 с использованием 3-го поколения техпроцесса класса 10 нм (1z-nm). Отмечается, что техпроцесс 3-го поколения 10-нм класса по-прежнему использует 193-нм литографические сканеры и не опирается на пока ещё малопроизводительные сканеры диапазона EUV. Это означает, что переход к массовому выпуску памяти с использованием новейшего техпроцесса 1z-nm будет сравнительно быстрым и без значительных финансовых затрат на переоснащение линий.
К массовому производству 8-Гб чипов DDR4 с использованием техпроцесса 1z-nm класса 10 нм корпорация приступит во 2-й половине текущего года. Samsung не раскрывает точных спецификаций техпроцесса, чтобы не давать повода конкурентам перехватить инициативу. Предполагается, что техпроцессу 1х-nm 10-нм класса от Samsung соответствуют нормы 18 нм, техпроцессу 1y-nm ― 17- или 16-нм нормы, а новейшему 1z-nm ― 16- или 15-нм нормы, а может быть даже до 13 нм. В любом случае снижение масштаба техпроцесса вновь увеличило выход кристаллов с одной пластины, по заявлению вендора, ― на 20 %. Это позволит Samsung продавать новую память дешевле или с лучшей маржинальностью, пока конкуренты не добьются в производстве похожего результата.

Samsung Develops Industry’s First 3rd-generation 10nm-Class DRAM for Premium Memory Applications

New 8Gb DDR4 based on most advanced 1z-nm process enables DRAM solutions with ultra-high performance and power efficiency 

The 1z-nm 8Gb DDR4 to be in mass production in the second half of this year

Samsung Electronics, the world leader in advanced memory technology, today announced that it has developed a 3rd-generation 10-nanometer-class (1z-nm) eight-gigabit (Gb) Double Data Rate 4 (DDR4) DRAM for the first time in the industry. In just 16 months since it began mass producing the 2nd-generation 10nm-class (1y-nm) 8Gb DDR4, development of 1z-nm 8Gb DDR4 without the use of Extreme Ultra-Violet (EUV) processing has pushed the limits of DRAM scaling even further.
As 1z-nm becomes the industry’s smallest memory process node, Samsung is now primed to respond to increasing market demands with its new DDR4 DRAM that has more than 20-percent higher manufacturing productivity compared to the previous 1y-nm version.
Mass production of the 1z-nm 8Gb DDR4 will begin within the second half of this year to accommodate next-generation enterprise servers and high-end PCs expected to be launched in 2020.
“Our commitment to break through the biggest challenges in technology has always driven us toward greater innovation. We are pleased to have laid the groundwork again for stable production of next-generation DRAM that ensures the highest performance and energy efficiency,” said Jung-bae Lee, executive vice president of DRAM product & technology, Samsung Electronics. “As we build out our 1z-nm DRAM lineup, Samsung is aiming to support its global customers in their deployment of cutting-edge systems and enabling proliferation of the premium memory market.”
Samsung’s development of the 1z-nm DRAM paves the way for an accelerated global IT transition to next-generation DRAM interfaces such as DDR5, LPDDR5 and GDDR6 that will power a wave of future digital innovation. Subsequent 1z-nm products with higher capacities and performance will allow Samsung to strengthen its business competitiveness and solidify its leadership in the premium DRAM market for applications that include servers, graphics and mobile devices.
Following a full validation with a CPU manufacturer for eight-gigabyte (GB) DDR4 modules, Samsung will be actively collaborating with global customers to deliver an array of upcoming memory solutions.
In line with current industry needs, Samsung plans to increase the portion of its main memory production at its Pyeongtaek site, while working with its global IT clients to meet the rising demand for state-of-the-art DRAM products.

четверг, 21 декабря 2017 г.

Samsung объявил о начале массового производства микросхем DDR4 DRAM плотностью 8Гбит по 10-нм технологии 2-го поколения





В официальном пресс-релизе Samsung Electronics сообщается о начале серийного выпуска первых в отрасли микросхем памяти DDR4 (Double-Data-Rate-4) DRAM плотностью 8 Гбит, изготавливаемых по технологии 10-нанометрового класса второго поколения (1y нм). Чипы предназначены для широкого круга вычислительных систем следующего поколения, включая серверы, системы высокопроизводительных вычислений, суперкомпьютеры, мобильные устройства, графические ускорители, и являются самыми высокопроизводительными и энергоэффективными микросхемами DRAM плотностью 8Гбит.
Согласно пресс-релизу, Samsung уже завершил процесс проверки совместимости модулей памяти на базе новых чипов с процессорами. Теперь такие устройства могут начать использоваться в составе компьютерных систем.
Если сравнивать новую память с микросхемами DDR4 той же плотности, изготавливаемыми Samsung по технологии 10-нанометрового класса 1-го поколения (1x нм), выигрыш в производительности достигает 10%, а по  энергоэффективности она лучше на 15%. Пропускная способность памяти составляет 3600 Мбит/с по одной линии, в то время как у 10-нанометровой памяти 1-го поколения она была равна 3200 Мбит/с. Производитель отмечает, что прирост обусловлен применением оригинальных схемотехнических решений, а повысить плотность компоновки элементов позволила фирменная разработка, при которой для уменьшения паразитных ёмкостей используются воздушные зазоры. Интересно, что переход ко 2-му поколению 10-нанометровой технологии выполнен без внедрения литографии EUV.
В пресс-релизе Samsung отмечается, что новации, освоенные в 10-нанометровой  DDR4 2-го поколения, позволят ускорить выпуск новой памяти DDR5, HBM3, LPDDR5 и GDDR6.
По данным аналитиков DRAMeXchange, на фоне сохраняющегося дефицита оперативной памяти и ограниченного роста поставок чипов, стоимость различных видов DRAM-продукции в июле-сентябре 2017 года поднялась в среднем на 5% относительно предыдущей четверти. Это, а также традиционное оживление на рынке во второй половине года способствовали поквартальному росту продаж DRAM на 16,2%, до 19,18 миллиардов долларов США.

Samsung Now Mass Producing Industry’s First 2nd-generation, 10-Nanometer Class DRAM

Samsung Electronics, the world leader in advanced memory technology, announced today that it has begun mass producing the industry’s first 2nd-generation of 10-nanometer class* (1y-nm), 8-gigabit (Gb) DDR4 DRAM. For use in a wide range of next-generation computing systems, the new 8Gb DDR4 features the highest performance and energy efficiency for an 8Gb DRAM chip, as well as the smallest dimensions.
“By developing innovative technologies in DRAM circuit design and process, we have broken through what has been a major barrier for DRAM scalability,” said Gyoyoung Jin, president of Memory Business at Samsung Electronics. “Through a rapid ramp-up of the 2nd-generation 10nm-class DRAM, we will expand our overall 10nm-class DRAM production more aggressively, in order to accommodate strong market demand and continue to strengthen our business competitiveness.”
Samsung’s 2nd-generation 10nm-class 8Gb DDR4 features an approximate 30 percent productivity gain over the company’s 1st–generation 10nm-class 8Gb DDR4. In addition, the new 8Gb DDR4’s performance levels and energy efficiency have been improved about 10 and 15 percent respectively, thanks to the use of an advanced, proprietary circuit design technology. The new 8Gb DDR4 can operate at 3,600 megabits per second (Mbps) per pin, compared to 3,200 Mbps of the company’s 1x-nm 8Gb DDR4.
To enable these achievements, Samsung has applied new technologies, without the use of an EUV process. The innovation here includes use of a high-sensitivity cell data sensing system and a progressive “air spacer” scheme.
In the cells of Samsung’s 2nd-generation 10nm-class DRAM, a newly devised data sensing system enables a more accurate determination of the data stored in each cell, which leads to a significant increase in the level of circuit integration and manufacturing productivity.
The new 10nm-class DRAM also makes use of a unique air spacer that has been placed around its bit lines to dramatically decrease parasitic capacitance**. Use of the air spacer enables not only a higher level of scaling, but also rapid cell operation.
With these advancements, Samsung is now accelerating its plans for much faster introductions of next-generation DRAM chips and systems, including DDR5, HBM3, LPDDR5 and GDDR6, for use in enterprise servers, mobile devices, supercomputers, HPC systems and high-speed graphics cards.
Samsung has finished validating its 2nd-generation 10nm-class DDR4 modules with CPU manufacturers, and next plans to work closely with its global IT customers in the development of more efficient next-generation computing systems.
In addition, the world’s leading DRAM producer expects to not only rapidly increase the production volume of the 2nd-generation 10nm-class DRAM lineups, but also to manufacture more of its mainstream 1st-generation 10nm-class DRAM, which together will meet the growing demands for DRAM in premium electronic systems worldwide.

* Editors’ Note 1: 10nm-class denotes a process technology node somewhere between 10 and 19 nanometers. Samsung launched its first DRAM product based on a 10nm-class process in February, 2016.
** Editors’ Note 2: Parasitic capacitance is unwanted capacitance that exists between the parts of an electronic circuit or electronic part, because of their proximity to each other. When two electrical conductors at different voltages are too close together, they are adversely affected by each other’s electric field and store opposite electric charges such as those produced by a capacitor.