Samsung рассказал о транзисторах будущего, которые заменят FinFET

Давно известно, с транзисторами размерами менее 5нм надо что-то делать. В настоящее время производители чипов самые передовые решения выпускают с использованием вертикальных затворов FinFET. Транзисторы FinFET ещё можно будет выпускать с использованием 5-нм и 4-нм техпроцесса (что бы ни понималось под этими нормами), но уже на этапе производства 3-нм полупроводников структуры FinFET перестают работать так, как надо. Затворы транзисторов оказываются слишком малы, а управляющее напряжение недостаточно низким, чтобы транзисторы продолжали выполнять свою функцию вентилей в интегральных схемах. Поэтому лидер полупроводниковой отрасли Samsung, начиная с 3-нм техпроцесса перейдёт на изготовление транзисторов с кольцевыми или всеохватывающими затворами GAA (Gate-All-Around).
В сегодняшнем официальном пресс-релизе техногигант представил инфографику, иллюстрирующую структуру новых транзисторов и поведал о всех плюсах в случае их использования.
Как показано на иллюстрации, по мере снижения технологических норм производства, затворы прошли путь от планарных структур, которые могли контролировать одну-единственную область под затвором до вертикальных каналов, окружённых затвором с 3-х сторон и, наконец, приблизились к переходу на каналы, окружённые затворами со всех 4-х сторон. Весь этот путь сопровождался увеличением площади затвора вокруг управляемого канала, что позволяло снижать питание транзисторов без ущерба для токовых характеристик транзисторов. Следовательно, это вело к увеличению производительности транзисторов и к снижению токов утечек. Транзисторы GAA в станут новым венцом творения и не потребуют значительной переделки классических CMOP-техпроцессов.
Окружённые затвором каналы могут выпускаться как в виде тонких перемычек (нанопроводов), так и в виде широких мостов или наностраниц. Samsung сообщает о выборе в пользу наностраниц и заявляет о защите разработки патентами, хотя все эти структуры там разрабатывали ещё во времена альянса с IBM и другими компаниями, например, с AMD. Новые транзисторы Samsung будет называть не GAA, а патентованным именем MBCFET (Multi Bridge Channel FET). Широкие страницы каналов обеспечат значительные токи, которые труднодостижимы в случае нанопроводных каналов.
Переход к кольцевым затворам позволит также увеличить энергоэффективность новых транзисторных структур. Это означает, что напряжение питания транзисторов можно уменьшить. Для FinFET структур условным порогом снижения питания вендор называет 0,75В. Переход на транзисторы MBCFET опустит эту границу ещё ниже.
Следующим преимуществом транзисторов MBCFET в Samsung называют необычайную гибкость решений. Так, если характеристиками транзисторов FinFET на стадии производства можно управлять только дискретно, закладывая в проект определённое число рёбер на каждый транзистор, то проектирование схем с транзисторами MBCFET будет напоминать тончайший тюнинг под каждый проект. И это будет сделать очень просто: достаточно выбрать необходимую ширину каналов-наностраниц, а этот параметр можно изменять линейно.
Для производства MBCFET-транзисторов, как уже сказано выше, классический техпроцесс CMOP и установленное на заводах промышленное оборудование подойдут без значительных изменений. Небольшой доработки потребует только этап обработки кремниевых пластин. Со стороны контактных групп и слоёв металлизации даже не придётся ничего менять.
В заключение Samsung впервые даёт качественную характеристику тем улучшениям, которые принесёт с собой переход на 3-нм техпроцесс и транзисторы MBCFET (уточним, Samsung прямо не говорит о 3-нм техпроцессе, но ранее производитель сообщал, что 4-нм техпроцесс всё ещё будет использовать транзисторы FinFET). Итак, по сравнению с 7-нм FinFET техпроцессом переход на новые нормы и MBCFET обеспечит снижение потребления на 50%, увеличение производительности на 30% и уменьшение площади чипов на 45%. Не «или, или», а именно в совокупности. Новая технология может быть внедрена уже к концу 2021 года.

Reduced Size, Increased Performance: Samsung’s GAA Transistor, MBCFET™

The latest semiconductors hold a vast amount of information inside tiny microchips that are becoming smaller and smaller with each iteration.
In order to reduce the size of semiconductors, FinFET architecture was introduced to further scale gate length. As Samsung designed even smaller microchips, new challenges arose, and achieving below 4-5 nm has proved difficult when using the current FinFET transistor architecture. This observation has spurred the company to innovate and implement its new Gate-All-Around (GAA) transistors.
Samsung’s GAA redesigns the transistor, making it more power-efficient and better-performing than the existing Multi Bridge Channel FET (MBCFET™) that utilize stacked nanosheets. Samsung’s patented MBCFET™ is formed as a nanosheet, allowing for a larger current and simpler device integration.
Take a look at the infographic to learn more about how Samsung’s GAA is advancing the future of semiconductor technology.

Samsung и KAIST поспорили из-за технологии FinFet

Южнокорейские СМИ сообщили, что Samsung Electronics должен заплатить 400 миллионов долларов США лицензионному подразделению научно-исследовательского университета Кореи (KAIST) за нарушение патента, связанного с ключевыми полупроводниковыми технологиями. 
Федеральное жюри США в Техасе постановило, что корейский техногигант нарушил патент KAIST, связанный с FinFet - ключевой транзисторной технологией, используемой для производства мобильных процессоров, - и должен заплатить штраф, согласно отчёту Bloomberg от 16 июня.
Конкурирующие чипмейкеры Qualcomm и GlobalFoundries также были уличены в нарушениях патента, но, как сообщается, с них никаких выплат почему-то не потребовали. 
Samsung опровергает утверждения, что работал с KAIST над разработкой технологии FinFet, которую якобы впоследствии "присвоил" и отвергает претензии в нарушении патентных прав, оспаривая действие патента во время судебного разбирательства. 
Южнокорейский электронный гигант планирует «рассмотреть все варианты для получения разумного результата, включая апелляцию», - отмечает Bloomberg. 
Американское подразделение KAIST IP US подало иск в ноябре 2016 года, утверждая, что обвиняемые нарушают патент США № 6885505, который относится к FinFet. 
Представители KAIST IP US заявили, что в Samsung сначала отклонили исследование технологии FinFet, но изменили своё отношение, когда конкурирующая Intel начала лицензировать это изобретение и разрабатывать на его основе свои продукты. 
Этот случай обозначил столкновение между ведущими научно-инженерным институтом Южной Кореи и крупнейшей в этой стране технологическим конгломератом, которые часто работают вместе для поиска талантов и технологических инноваций. 
В решении техасского жюри действия Samsung были признаны «преднамеренными», что позволяло судье определить возмещение ущерба в троектратном размере по сравнению с озвученным в итоге.

Samsung ordered to pay US$400m to KAIST over semiconductor tech patent infringement

Samsung Electronics has reportedly been ordered to pay US$400 million to the licensing arm of Korea’s top science and research university KAIST over infringing a patent related to key semiconductor technology.
A US federal jury in Texas ruled that the Korean tech giant infringed KAIST’s patent related to FinFet - a key transistor technology used to produce processors for mobile phones - and should pay a fine, according to a Bloomberg report on June 16.
Chipmakers Qualcomm and GlobalFoundries were also found to have infringed the patent, but reportedly were not ordered to pay damages.
Samsung refuted that it worked with the Korean university to develop the technology, denied patent infringement and challenged the validity of the patent during the trial.
Looking ahead, the Korean electronics giant plans to “consider all options to obtain an outcome that is reasonable, including an appeal,” Samsung told Bloomberg in a statement.
The suit was filed in November 2016, by KAIST IP US, the university’s licensing arm which claimed the defendants have been infringing US Patent No. 6,885,055 that relates to FinFet. 
KAIST IP US had reportedly claimed that Samsung initially dismissed the FinFet technology research at first, but changed its attitude when rival Intel started licensing the invention and developing related products.
The case marks a clash between Korea’s top science and engineering institution and the country’s biggest tech company and conglomerate, which often work together for talent acquisition and technology innovation.
In the Texas jury decision, Samsung’s infringement was found to be “willful,” which means that the judge could raise the damages to award as much as three times the jury’s amount.

Samsung рассказал о планах начать выпуск 3-нм чипов в 2021-м году

В мае 2016 года корпорация Samsung Electronics выделила из своего подразделения по выпуску полупроводников группу для контрактного производства чипов, что потребовало новых подходов для привлечения клиентов, как, например, это делает тайваньская TSMC, которая регулярно и в красках расписывает, как она начнёт выпускать 5-нм и даже 3-нм чипы.
В Samsung не остались в долгу, и также заяили, что "не лыком шиты", представив новинки своих технологий в Санта-Кларе, на домашней конференции Samsung Foundry Forum (SFF) 2018 USA. Представители южнокорейского техногиганта рассказали о будущих техпроцессах с нормами 7 нм, 5 нм, 4 нм и 3 нм. Людям необходимы всё более компактные и мощные мобильные решения с постоянным подключением к Сети. Поэтому в Samsung прекрасно осознают важность непрерывного внедрения новейших техпроцессов.
Так, например, 7LPP (7nm Low Power Plus) будет готов к выпуску решений во 2-м полугодии 2018 года. Правда, полный комплект IP-блоков в виде готовых для применения разработчикамитаких решений будет подготовлен в 1-й половине 2019-го. Это отсрочит появление массовых 7-нм чипов, но не отпугнёт тех, кто готов самостоятельно разрабатывать схемотехнику для скорейшего выпуска 7-нм продукции. Например, компания Qualcomm готова выпускать 5G-чипы с использованием техпроцесса Samsung 7LPP. Это будет первый в индустрии техпроцесс, который станет частично использовать сканеры диапазона EUV.
Следующим техпроцессом, который Samsung намерен внедрить в производство, станет техпроцесс 5LPE (5nm Low Power Early). Отметим, для техпроцесса с нормами 7 нм нет «раннего» варианта типа 7LPE (Early). В корпорации сразу решили переходить к частичному использованию сканеров EUV. Поэтому техпроцесс 5LPE станет чем-то вроде развитой версии техпроцесса 7LPP, что позволит уменьшить площадь кристаллов и увеличить энергоэффективность решений. Всё это ожидается уже в следующем году, когда TSMC будет только начинать использовать сканеры EUV для второго поколения своего 7-нм техпроцесса. Так что у Samsung имеется очень агрессивный план по внедрению новых техпроцессов.
В 2020 году, уже на основе внедрённого в производство техпроцесса 5LPE и с учётом всех выявленных проблем, Samsung планирует внедрить в производство техпроцессы 4LPE/LPP (4nm Low Power Early/Plus). При этом решения с нормами 4 нм сохранят структуру вертикальных транзисторов FinFET, хотя ранее корпорация на этом этапе планировала перейти на кольцевые затворы. Очевидно, было принято решение не экспериментировать, а внедрять то, что пока ещё может работать. Техпроцесс 5LPP отсутствует в планах, а заменить его, по-видимому, решено 4-нм техпроцессом.
Техпроцесс с нормами 3 нм и кольцевыми затворами Gate-All-Around в виде версий 3GAAE/GAAP (3nm Gate-All-Around Early/Plus) вендор собирается запустить в 2021 году. Кольцевые затворы будут окружать транзисторные каналы со всех сторон, что позволит удержать рабочие токи на заданном уровне, несмотря на сильно измельчавшие каналы и площади затворов.
Samsung выбрал в качестве затворов наностраницы, а не нанопровода. Проще говоря, кольцевые затворы в разрезе будут выглядеть как прямоугольники со скруглёнными краями. Подробные и ожидаемые характеристики транзисторов для всех указанных техпроцессов Samsung обещает обнародовать позже.

Samsung Set to Power the Future of High-Performance Computing and Connected Devices with Silicon Innovation

Details were disclosed at the company’s 3rd Annual US Samsung Foundry Forum

Samsung Electronics, a world leader in advanced semiconductor technology solutions, today unveiled a series of new silicon innovations at the heart of future high-performance computing and connected devices.
With comprehensive process technology roadmap updates down to 3-nanometer (nm) at the annual ‘Samsung Foundry Forum (SFF) 2018 USA’, Samsung Foundry is focused on providing customers with the tools necessary to design and manufacture powerful, yet energy-efficient system-on-chips (SoC) for a wide range of applications.
“The trend toward a smarter, connected world has the industry demanding more from silicon providers,” said Charlie Bae, executive vice president and head of the Foundry Sales & Marketing Team at Samsung Electronics. “To meet that demand, Samsung Foundry is powering innovation at the silicon level that will ultimately give people access to data, analysis, and insight in new and previously unthought-of ways to make human lives better. It is imperative for us to accomplish the first-time silicon success for our customers’ next-generation chip designs.”

Process Technology Roadmap Updates

* 7LPP (7nm Low Power Plus): 7LPP, the first semiconductor process technology to use an EUV lithography solution, is scheduled to be ready for production in the second half of this year. Key IPs are under development, aiming to be completed by the first half of 2019.

* 5LPE (5nm Low Power Early): Through further smart innovation from the 7LPP process, 5LPE will allow greater area scaling and ultra-low power benefits.

* 4LPE/LPP (4nm Low Power Early/Plus): The use of highly mature and verified FinFET technology will be extended to the 4nm process. As the last generation of FinFET, 4nm provides a smaller cell size, improved performance, and faster ramp-up to the stable level of yield by adopting proven 5LPE, supporting easy migration.

* 3GAAE/GAAP (3nm Gate-All-Around Early/Plus): 3nm process nodes adopt GAA, the next-generation device architecture. To overcome the physical scaling and performance limitations of the FinFET architecture, Samsung is developing its unique GAA technology, MBCFETTM (Multi-Bridge-Channel FET) that uses a nano-sheet device. By enhancing the gate control, the performance of 3nm nodes will be significantly improved.

HPC (High-Performance Computing) Solutions

Samsung Foundry delivers the technology solutions to drive the latest hyper-scale datacenters and accelerate the growth of Artificial Intelligence (AI) and Machine Learning capability. From the latest 7LPP technology and beyond with its EUV capability, to the differentiated high-speed IPs such as 100Gbps+ SerDes on top of the innovative 2.5D/3D heterogeneous packaging, Samsung delivers the total platform solutions to greatly increase computing power and accelerate AI revolution.

Connected Device Solutions

From low-power microcontroller units (MCU) and next-generation connected devices to the most sophisticated autonomous vehicles based on 5G and Vehicle to Everything (V2X) communication, Samsung Foundry offers full-featured turnkey platforms to enable compelling products. A broad technology portfolio from 28/18 FD-SOI with eMRAM and RF capability to advanced 10/8nm FinFET processes will enable a great end-user experience for connected devices.
Mr. Bae continued, “Over the past year, we have focused on strengthening our EUV process portfolio to provide each of our customers with the finest technologies. Applying GAA structure to our next generation process node will enable us to take the lead in opening a new smart, connected world, while also to reinforcing our technology leadership.”
Details regarding Samsung Foundry can be found at http://samsungfoundry.com and http://linkedin.com/company/samsungfoundry

Samsung готов к производству 8-нм полупроводников

В сегодняшнем пресс-релизе Samsung  объявил, что 8-нанометровая технология FinFET (8LPP) прошла квалификацию и готова к внедрению в производство.
Технология обеспечивает снижение энергопотребления до 10% с одновременным уменьшением площади микросхем до 10% в сравнении с технологией 10LLP. То есть, как и в случае 12нм и 16нм норм, речь идёт об улучшении существующей технологии.
Благодаря усовершенствованию ожидается, что высокий процент выхода годной продукции, производимой по 8-нанометровой технологии, будет достигнут очень быстро.
В Samsung отмечают, что квалификация 8LLP завершена на 3 месяца раньше запланированного срока. Первые партии продукции будут направлены заинтересованным заказчикам уже в ближайшее время.
Сегодня же образцы новых продуктов были представлены на специальном мероприятии Samsung Foundry Forum Europe (Мюнхен, Германия), где помимо упомянутой выше 8LPP, были представлены 7-нм EUV и другие решения. Такие форумы Samsung проводит регулярно и подобные мероприятия в этом году уже состоялись в США, Южной Корее и Японии.  

Samsung Completes Qualification of 8nm LPP Process

8nm LPP is now ready for production, targeting high performance applications

Samsung Electronics, a world leader in advanced semiconductor technology, announced today that 8-nanometer (nm) FinFET process technology, 8LPP (Low Power Plus), has been qualified and is ready for production.
The newest process node, 8LPP provides up to 10-percent lower power consumption with up to 10-percent area reduction from 10LPP through narrower metal pitch. 8LPP will provide differentiated benefits for applications including mobile, cryptocurrency and network/server, and is expected to be the most attractive process node for many other high performance applications.
As the most advanced and competitive process node before EUV (extreme ultra violet) is employed at 7nm, 8LPP is expected to rapidly ramp-up to the level of stable yield by adopting the already proven 10nm process technology.
“With the qualification completed three months ahead of schedule, we have commenced 8LPP production,” said Ryan Lee, Vice President of Foundry Marketing at Samsung Electronics. “Samsung Foundry continues to expand its process portfolio in order to provide distinct competitive advantages and excellent manufacturability based on what our customers and the market require.”
“8LPP will have a fast ramp since it uses proven 10nm process technology while providing better performance and scalability than current 10nm-based products” said RK Chunduru, Senior Vice President of Qualcomm.
Details of the recent update to Samsung’s foundry roadmap, including 8LPP availability and 7nm EUV development, will be presented at the Samsung Foundry Forum Europe on October 18, 2017, in Munich, Germany. The Samsung Foundry Forum was held in the United States, South Korea and Japan earlier this year, sharing Samsung’s cutting-edge process technologies with global customers and partners.

Samsung раскрыл свою "дорожную карту" в области создания микрочипов

На ежегодном мероприятии Samsung Foundry Forum южнокорейский электронный гигант рассказал о планах освоения новых норм техпроцесса. В минувшую среду была представлена дорожная карта, где говорится о том, что Samsung готовится освоить рекордные для отрасли 4 нм.
До последнего времени "горизонты планирования" большинства производителей полупроводниковых изделий упирались в технологический рубеж 5 нм, и только самые смелые участники рынка могли утверждать, что им по силам освоить выпуск продукции по более "тонким" техпроцессам. Samsung, похоже, преодолеет и этот барьер.
Для начала упомянем, что литографические технологии, использующие "сверхжёсткое ультрафиолетовое излучение" (EUV), в массовом производстве Samsung начнёт внедрять уже в следующем году, в рамках 7-нм технологии категории LPP, для компонентов мобильных устройств и прочих продуктов с низким энергопотреблением. Этот техпроцесс разрабатывается Samsung совместно с компанией ASML и станет первым с использованием EUV. Также он нарушит закон Мура, гласящий, что количество транзисторов на кристалле удваивается каждые 24 месяца.
В текущем году будет освоен 8-нм техпроцесс категории LPP, но он ограничится имеющимися литографическими технологиями. В 2019 году Samsung расширит техпроцессы класса LPP до 6-нм и 5-нм вариантов, соответственно.
В 2020 году южнокорейская корпорация рассчитывает запустить опытное производство изделий, использующих 4-нм техпроцесс в сочетании с транзисторными структурами MBCFET (multi-bridge channel FET), которые являются эволюционными преемниками FinFET и частным случаем GAAFET (gate-all-around FET).
Чтобы вывести EUV-производство на коммерчески оправданные показатели, Samsung должен выпускать по 1500 кремниевых пластин соответствующего типа в день. Уже сейчас созданы условия, чтобы выпускать более 1000 кремниевых пластин в день. Представители подразделения Samsung Semiconductor убеждены, что к следующему году удастся выйти на целевые показатели.
В Samsung считают, что 10-нм техпроцесс будет иметь достаточно долгую и продуктивную конвейерную жизнь. В сегменте FD-SOI корпорация намерена перейти с 28-нм технологии на 18-нм к 2019 году. Новая версия этого техпроцесса позволит на 20% повысить быстродействие, и на 40% снизить энергопотребление.
«Повсеместное распространение интеллектуальных машин и умной бытовой техники сигнализирует о начале следующей промышленной революции», — сказал Чжон Сик Ён (Jong Shik Yoon), исполнительный вице-президент подразделения Samsung по полупроводниковому производству.
Планы южнокорейского производителя включают освоение следующих техпроцессов на ближайшие годы:

* 8LPP (8 нм Low Power Plus): это последний этап перед переходом к литографии в жёстком ультрафиолетовом диапазоне (EUV). Будучи развитием 10-нанометрового техпроцесса 10LPP, он обеспечит повышение плотности компоновки и производительности.
* 7LPP (7 нм Low Power Plus): это первый техпроцесс EUV. Источник излучения EUV мощностью 250 Вт, необходимый для серийного производства, создан совместно специалистами Samsung и голландской ASML.
* 6LPP (6 нм Low Power Plus): обеспечит дальнейшее повышение плотности и снижение энергопотребления за счёт применения фирменной технологии масштабирования Samsung Smart Scaling.
* 5LPP (5 нм Low Power Plus): последний этап, на котором будут использоваться транзисторы FinFET.
* 4LPP (4 нм Low Power Plus): на этом этапе Samsung планирует перейти к новой архитектуре транзисторов, которая получила название MBCFET (Multi Bridge Channel FET). Особенностью реализации MBCFET является фирменная технология Samsung GAAFET (Gate All Around FET), в которой используются наноматериалы.
* FD-SOI (Fully Depleted – Silicon on Insulator): техпроцесс 18FDS придёт на смену нынешнему 28FDS. Он позволит интегрировать в один кристалл логические и радиочастотные цепи, и память eMRAM (embedded Magnetic Random Access Memory).


Samsung Set to Lead the Future of Foundry with Comprehensive Process Roadmap Down to 4nm

Samsung Electronics, a world leader in advanced semiconductor technology, announced a comprehensive foundry process technology roadmap to help customers design and manufacture faster, more power efficient chips. From hyper-scale data centers to the internet-of-things, the industry trend to develop smart, always-on, connected devices requires giving consumers an unprecedented amount of access to information in new and powerful ways. Specifically, Samsung is set to lead the industry with 8nm, 7nm, 6nm, 5nm, 4nm and 18nm FD-SOI in its newest process technology roadmap.
“The ubiquitous nature of smart, connected machines and everyday consumer devices signals the beginning of the next industrial revolution,” said Jong Shik Yoon, Executive Vice President of the Foundry Business at Samsung Electronics. “To successfully compete in today’s fast-paced business environment, our customers need a foundry partner with a comprehensive roadmap at the advanced process nodes to achieve their business goals and objectives.”
Samsung’s newest foundry process technologies and solutions introduced at the annual Samsung Foundry Forum include:

* 8LPP (8nm Low Power Plus): 8LPP provides the most competitive scaling benefit before transitioning to EUV (Extreme Ultra Violet) lithography. Combining key process innovations from Samsung’s 10nm technology, 8LPP offers additional benefits in the areas of performance and gate density as compared to 10LPP.
* 7LPP (7nm Low Power Plus): 7LPP will be the first semiconductor process technology to use an EUV lithography solution. 250W of maximum EUV source power, which is the most important milestone for EUV insertion into high volume production, was developed by the collaborative efforts of Samsung and ASML. EUV lithography deployment will break the barriers of Moore’s law scaling, paving the way for single nanometer semiconductor technology generations.
* 6LPP (6nm Low Power Plus): 6LPP will adopt Samsung’s unique Smart Scaling solutions, which will be incorporated on top of the EUV-based 7LPP technology, allowing for greater area scaling and ultra-low power benefits.
* 5LPP (5nm Low Power Plus): 5LPP extends the physical scaling limit of FinFET structure by implementing technology innovations from the next process generation, 4LPP, for better scaling and power reduction.
* 4LPP (4nm Low Power Plus): 4LPP will be the first implementation of next generation device architecture – MBCFETTM structure (Multi Bridge Channel FET). MBCFETTM is Samsung’s unique GAAFET (Gate All Around FET) technology that uses a Nanosheet device to overcome the physical scaling and performance limitations of the FinFET architecture.
* FD-SOI (Fully Depleted – Silicon on Insulator): Well suited for IoT applications, Samsung will gradually expand its 28FDS technology into a broader platform offering by incorporating RF (Radio Frequency) and eMRAM(embedded Magnetic Random Access Memory) options. 18FDS is the next generation node on Samsung’s FD-SOI roadmap with enhanced PPA (Power/Performance/Area).

EVP Yoon concluded that “Samsung Foundry’s advanced process technology roadmap is a testament to the collaborative nature of our customer and ecosystem partner relationships. The inclusion of the process technologies above will enable an explosion of new devices that will connect consumers in ways never seen before.”